ONE-CHIP MICROCOMPUTER

Patent Number:

JP8147259

Publication date:

1996-06-07

☐ JP8147259

Inventor(s):

KOYAMA HIROSHI; OSAWA HIROSHI

Applicant(s): 1

SANYO ELECTRIC CO LTD

Requested Patent:

Application Number: JP19940290026 19941124

Priority Number(s):

IPC Classification:

G06F15/78; G11C16/06

EC Classification:

Equivalents:

Abstract

PURPOSE: To provide the one-chip microcomputer which incorporates a non- volatile memory enabling the write/read of data as a data memory and can perform the self-read/write of data in the non-volatile memory according to program data in an internal ROM.

CONSTITUTION: This one-chip microcomputer is provided to incorporate an EEPROM 1 enabling the read/write of data as a RAM and to perform so-called self-read/write for executing the read/write of data to the EEPROM 1 according to the program data stored in a mask ROM 2. Thus, since the time required for reading/writing data to the EEPROM 1 can be shortened and further the written contents in the EEPROM 1 are held even when a power source is turned off, this device can be applied to the case that it is necessary to intensively turn on/off the power source during the operation of the one-chip microcomputer and when the power source is turned on again, the operation of the one-chip microcomputer can be continued from the data stored contents in the EEPROM 1 just before the power source is turned off.

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-147259

(43)公開日 平成8年(1996)6月7日

(51) Int.Cl.®

 FΙ

技術表示箇所

G06F 15/78 G11C 16/06 510 A

G11C 17/00

309 Z

審査請求 未請求 請求項の数4 OL (全 5 頁)


(21)出願番号	特顯平6-290026	(71)出顧人	000001889 三洋電機株式会社	
(22) 出顧日	平成6年(1994)11月21日	(72)発明者	大阪府守口市京阪本通 2丁目5番5号 小山 博	
			大阪府守口市京阪本通2丁日5番5号 洋電機株式会社内	Ξ
		(72)発明者	大阪府守口市京阪本通2丁目5番5号	Ξ
		(74)代理人	并電機株式会社内 弁理士: 岡田 敬	

(54) 【発明の名称】 1 チップマイクロコンピュータ

(57) 【要約】

【目的】 データの書き込み読み出しが可能な不揮発性 メモリをデータメモリとして内蔵し、且つ、不揮発性メ モリのデータを内部ROMのプログラムデータに従って 自己読み書きできる1チップマイクロコンピュータを提 供する。

【構成】 データの読み書きが可能なEEPROM1をRAMとして内蔵し、EEPROM1へのデータの読み書きをマスクROM2に記憶されたプログラムデータに従って実行できる所謂自己読み書き可能な1チップマイクロコンピュータを実現した。これにより、EEPROM1に対するデータの読み書きに要する時間を短縮でき、更に、EEPROM1の書き込み内容が電源が落ちても保持される為、1チップマイクロコンピュータの動作中に電源を放意に入切する必要性のある場合に適用でき、電源を再投入した場合、電源を落とす直前のEEPROM1のデータ記憶内容から1チップマイクロコンピュータの動作を継続できる。



【特許請求の範囲】

ì

【請求項1】 <u>演算データの書き込み読み出しが可能な</u>第1の不揮発性メモリと、

前記第1の不揮発性メモリの演算データの抄き込み及び 説み出し動作を制御する為のプログラムデータが少なく とも記憶された再書き込み不可能な読み出し専用の第2 の不揮発性メモリと、

的記第2の不揮発性メモリから読み出されたプログラム データを基に前記第1の不揮発性メモリの書き込み及び 読み出し動作を制御する制御回路と、を内蔵したことを 特徴とする1チップマイクロコンピュータ。

【請求項2】 前記第2の不揮発性メモリは、前記第1の不揮発性メモリの書き込み動作を指示する割り込み信号が発生した時、該割り込み信号により前記第1の不揮発性メモリの書き込み動作を実行させるプログラムデータが記憶されたアドレスにジャンプすることを特徴とする請求項1記載の1チップマイクロコンピュータ。

【請求項3】 外部から印加される前記第1の不揮発性メモリに書き込むべきデータが所定ピット数に達したことを検出して前記割り込み信号を発生する割り込み制御回路を備えたことを特徴とする請求項2記載の1チップマイクロコンピュータ。

【請求項4】 前記第1の不揮発性メモリをランダムアクセスメモリとして使用することを特徴とする請求項1 記載の1チップマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、演算データの書き込み 読み出しを行うランダムアクセスメモリとしてEEPR 〇M等の不揮発性メモリを内蔵した1チップマイクロコ ンピュータに関する。

[0002]

【従来の技術】一般に、電気的にデータの消去が可能な 不揮発性メモリであるEEPROMを内蔵したマイクロ コンピュータにおいて、前記EEPROMにデータの書 **き込みを行う手法としては、前記EEPROM内蔵マイ** クロコンビュータを前記EEPROMにデータの書き込 みを行う為の専用書き込み基板上に配置すると共に、該 専用書き込み基板をEEPROMライタと接続した状態 で、前記EEPROMライタから前記EEPROMの為 のアドレスデータ及び該アドレスデータでアクセスされ た滑地に書き込むべき所定データを出力し、これらのア ドレステータ及び書き込みデータを前記EEPROM内 哉マイクロコンピュータに外部印加することにより、前 記EEPROMへの所定データの書き込みを実現してい る。そして、現在、前記EEPROMをRAM(ランダ ムアクセスメモリ」として機能させるものはない。現在 のエチップマイクロコンピュータの主流は、演算データ の書き込み及び読み出しを行うメモリとしてスタティッ クRAMを内蔵したものである。

[0003]

【発明が解決しようとする課題】しかしながら、前記EEPROMに所定データの書き込みを行う為に、特別に上記した専用の書き込み基板及びEEPROMライクを用意しなければならない為、前記EEPROMをプログラムメモリ又はデータメモリの何れで使用する場合でも、データ書き込みに多くの時間を要する問題があった。

【0004】また、スタティックRAM内蔵の1チップマイクロコンピュータでは、該1チップマイクロコンピュータ自体の電源が落ちてしまうと、前記スタティックRAMに書き込まれていた演算データ等が全て消えてリセットされてしまう為、電源が再び立ち上がっても電源が落ちる以前の前記スタティックRAMのデータ記憶状態から引き続き動作を実行することができず、この場合、イニシャルプログラムを実行して前記スタティックRAMに初期状態のデータを再び書き込み電源が落ちるまでの演算を再度実行しなければならず、時間を無駄に消費してしまう問題があった。

【0005】そこで、本発明は、データの書き込み競み出しが可能な不揮発性メモリをデータメモリとして内蔵し、且つ、前記不揮発性メモリのデータの書き換えを内部ROMのプログラムデータに従って自己書き換えできる1チップマイクロコンピュータを提供することを目的とする。

[0006]

【課題を解決するための手段】本発明は、前記問題点を解決する為に成されたものであり、その特徴とするところは、演算データの書き込み読み出しが可能な第1の不揮発性メモリの演算データの書き込み及び読み出し動作を制御する為のプログラムデータが少なくとも記憶された再書き込み不可能な読み出し専用の第2の不揮発性メモリと前記第2の不揮発性メモリから読み出されたプログラムデータを基に前記第1の不揮発性メモリの書き込み及び読み出し動作を制御する制御回路と、を内蔵した点である。

[0007]

【作用】本発明によれば、データの書き込み読み出しが可能な第1の不揮発性メモリをRAM機能として内報し、第1の不揮発性メモリへのデータの書き込み、読み出しご書き換えを第2の不揮発性メモリに記憶されたフログラムデータに従って実行できる所謂自己読み書き可能な1チップマイクロコンピュータを実現した。これにより、第1の不揮発性メモリに対するデータの読み書きに要する時間を短縮でき、更に、第1の不揮発性メエリニの書き込み内容が電源が落ちても保持される為。1チップマイクロコンピュータの動作中に電源を改真に入りする必要性のある場合に適用でき、電源を再找入した場合、電源を落とす直前の第1の不揮発性メモリのデータ記憶内容から1チップマイクロコンピュークの動作を制

The Contract of the Additional Section 1995.

座に継続できる。

[0008]

【実施例】本発明の詳細を図面に従って具体的に説明す る。【図1】は本発明の1チップマイクロコンピュータを示 す凶であり、第1の不揮発性メモリとしてEEPROM を内蔵しているものとする。図1において、(1)はビ EPROM (第1の不揮発性メモリ) であり、データの 掛き込み説み出しが繰り返し可能であり、データを電気 的に消去するものである。 (2) はマスクROM (第2 の不揮発性メモリ)であり、1チップマイクロコンピュ ータの動作を制御するプログラムデータが記憶された再 書き込みが不可能な読み出し専用のメモリである。特 に、マスクROM(2)の特定アドレスには、EEPR OM(1)のデータ掛き込み読み出し動作を制御するプ ログラムデータがサブルーチン命令として記憶されてい る。(3)はプログラムカウンタPCであり、マスクR OM (2) のアドレスをアクセスする為のアドレスデー 夕を出力するものである。(4)はインストラクション レジスタIRであり、マスクROM(2)から読み出さ れたプログラムデータがデータバス(5)を介して保持 されるものである。(6)はインストラクションデコー ダIDECであり、インストラクションレジスタ(4) に保持されたプログラムデータを解読し、エチップマイ クロコンピュータを動作させる為の制御信号を発生する ものである。 (7) はアキュムレータACCであり、1 チップマイクロコンピュータ内部における演算データ等 を蓄えるものである。 (8) はRAM (例えば1ワード が8ピット且つ128パイトで構成されている)であ り、データバス(5)を介してアキュムレータ(7)と 接続され、双方の間でデータの授受を行うものである。 (9) はアドレスカウンタであり、EEPROM (1) のアドレスをアクセスするものである。

【0009】 (10) は制御回路であり、EEPROM (1) に書き込むべきデータDATA及びクロックCK がシリアルに印加される。ここで、EEPROM(L) の各アドレスのピット数を例えば8ピットとすると、制 御回路(10)からは、クロックCKの立ち下がりに同 期して8ビットデータDATA (最上位ビットD0~最 下位ピットD7)がシリアルに出力される。(LL)は **8ビット構成のシフトレジスタであり、制御回路(1** O:から出力された8ピットデータDATAがシリアル 入力されて保持されるものである。また、制御回路(1 0:からは、クロックCKの立ち上がりに同期したパル スRIが出力される。(12)はカウンタであり、パル ス尺」を計数し、7個目のパルス尺上の立ち下がりから 8個目のバルスRIの立ち下がりまでの期間だけハイレ ベルとなるオーバープロー信号OFを発生する様に内部 論理が構成されている。従って、カウンタ(1-2)の人 出力線がその2人力に接続されたANDゲート(L3) からは、8個科のバルスR L のみがセット借号S E T と

して出力される。つまり、8ピットを1単位とするシリ アルのデータDATAの8ピット目のD7がシフトレジ スタに保持された時点でセット信号SETが発生する様 になっている。上記の動作は図2に示す通りである。ま た、(14) は制御レジスタであり、フラグF1. F 2,・・・Fnから成る。例えばフラグF1には、後述 する割り込み要求信号INTREQを発生させる時に 「1」、割り込み要求信号 INTREQの発生を禁止す る時に「0」がマスクROM(2)からのプログラム命 令により保持される。またフラグF2は、セット信号S ETが印加されることにより「1」に保持される。尚、 フラグF2は、割り込み要求信号INTREQに基づき マスクROM (2) から読み出されるサブルーチンプロ グラムの実行中にセット状態からリセットされ ()」が 書き込まれる。つまり、割り込み要求信号 LNTREQ を発生させる時のみフラグF2が「1」になっていれば よく、その他の時間ではフラグF2は「O」でよいので ある。更に、フラグFnには制御回路(LO)を動作状 態とする時に「1」、制御回路(10)の動作を禁止す る時に「O」がマスクROM(2)からのプログラム命 令により保持される。(1 6)はANDゲートであり、 その3人力には制御レジスタ(14)のフラグFJ及び F2の内容と後述するシステムクロックS4が印加され る。ここで、1チップマイクロコンピュータは、図3に 示す如く、クロックP1を基に作成されるS1~S6の 6周期クロックを1マシンサイクルとして動作してお。 り、その中のシステムクロックS4のみがANDゲート (16) の1人力として印加される。つまりラダゼドイ 及びF2が共に「1」の状態即ち割り込み要求信号1N TREQの発生が許可されると共にセット信号SLTが 11」となっている時にシステムクロックS4が立ち上 がると、ANDゲート(1-6)からは「+」が出力され る。(17)(18)はドレインソース路が直列接続さ れたNチャンネル型MOSトランジスタ。以下NMOS トランジスタと称する)であり、NMOSトランジスタ (17) はオープンドレイン型とされ、NMOSトラン ジスタ(18)のソースは接地され且つゲートには前記 クロックP1が印加される様になっている。従って、図 3に示す如く、フラグF1及びF2、システムクロック S.4、及びクロックP.1が全て「1」となった時にN.M. OSトランジスタ(17) (18) がオンし、割り込み 要求信号INTREQが「O」となる。本実施例では割 り込み要求信号INTREQ-「O」が割り込み要求の 発生を意味する。(19)は割り込み回路であり、

(0) となった割り込み要求信号 LNTR EQが印加されることにより、割り込み要求の発生を検出し、プログラムカウンタ(3) に対して、EEPROM・1 (へのシフトレジスタ(11)の内容の書き込みを行わせるフログラムが記憶されているマスクROM 2 のデドレスデータをセットさせるものである。即じ、この時、フ

ログラムカウンタ (3) の内容が順次インクリメントさ れていた状態から前記アドレスデータに変化し、これに より、マスクROM(2)のアドレスは割り込み要求信 号 INTREQの発生により割り込み処理のためのサブ ルーチンにジャンプすることになる。従って、EEPR OM(I)への書き込み動作を制御するプログラムデー タがマスクROM(2)から読み出され、このプログラ ムデータがインストラクションデコーダ (6) で解読さ れてその旨の制御信号が発生すると、シフトレジスタ (11) に保持されている8 ピットデータがデータバス (5) を介してアキュムレータ (7) に蓄えられた後、 RAM(8)に書き込まれる。この動作を繰り返し、R AM (8) に例えば128パイト分(1ページ分)の8 ビットデータが書き込まれると、マスクROM(2)の その後のプログラム命令によりEEPROM(1)の1 ページ分の所定アドレスがアドレスカウンタ(9)によ り順次アクセスされ、RAM(8)に記憶されている8 ビットデータがアキュムレータ (7) を介してEEPR OM(1) の指定アドレスに順次書き込まれていくこと になる。例えばEEPROM (1) の記憶容量を1Kバ イトとする。

「【0010】上記したEEPROM(1)へのデータの 書き込み動作が終了した後、マスクROM(2)がメイ ンルーチンプログラムに復帰し、マスクROM(2)の プログラム命令によりEEPROM(1)のデータの読 み出しが指示されると、EEPROM (1) はアドレス カウンタ (9) により所定アドレスをアクセスされ、ア クセスされたアドレスから読み出されたデータがアキュ ムレータ (7) に一旦蓄えられた後データパス (5) を 介してRAM(8)に告き込まれ、RAM(8)の書き 込み内容を確認できる。

【0011】尚、本実施例においては、1チップマイク ロコンピュータ外部から初期データとしてシリアルデー タDATAを取り込みこのデータDATAをEEPRO M (1) に書き込み読み出す動作について説明したが、 これに限定されることなく、1チップマイクロコンピュ ータの通常動作中に得られる演算データ等を書き込んだ り読み出したりするデータメモリとして、従来のスタテ ィックRAMに代わってEEPROM(1)を使用する ことも勿論可能である。

【0012】以上より、データの書き込み読み出しが可

能なEEPROM (1) をRAM機能として内蔵し、E EPROM(1)へのデータの書き込み。読み出し、書 き換えをマスクROM(2)に記憶されたプログラムデ ータに従って実行できる所謂自己説み語き可能なエチッ プマイクロコンピュータを実現した。これにより、EE PROM(1)に対するデータの読み書きに要する時間 を短縮でき、更に、EEPROM (1) の書き込み内容 が電源が落ちても保持される為、1チッフマイクロコン ビュータの動作中に電源を故意に入切する必要性のある 場合に適用でき、電源を再投入した場合、電源を落とす 直前のEEPROM(1)のデータ記憶内容から1チッ ブマイクロコンピュータの動作を即座に継続できる.....

[0013]

[発明の効果] 本発明によれば、データの書き込み読み 出しが可能な第1の不揮発性メモリをRAM機能として 内蔵し、第1の不揮発性メモリへのデータの書き込み。 読み出し/書き換えを第2の不揮発性メモリに記憶され たプログラムデータに従って実行できる所謂自己説み書 き可能な1チップマイクロコンピュータを実現した。こ れにより、第1の不揮発性メモリに対するデークの読み 書きに要する時間を短縮でき、更に、第1の不揮発性メ モリの書き込み内容が電源が落ちても保持される為。」 チップマイクロコンピュータの動作中に電源を改意に入 切する必要性のある場合に適用でき、電源を再投入した 場合、譲渡を落とす直前の第1の不揮発性メモリのデー 夕記憶内容からエチップマイクロコンピュークの動作を 即廃は継続できる利点が得られる。

【図面の簡単な説明】

【図1】本発明の1チップマイクロコンピュータを示す 図である。


【図2】図1の要部波形を示すタイムチャートである。

【図3】図1の要部波形を示すタイムチャートである。 【符号の説明】

- (I) EEPROM
- マスクROM (2)
- 制御问路 (10)
- (11)シフトレジスタ
- (12) カウンタ
- (1.4)制御レジスタ
- (19) 割り込み回路


【図2】

CK	Γ			JU	Jl	٢	பு	Ш	Γ
ATA	-(00)	ŒΤ)	D2.X	D3)	<u>D4</u> X	D5	<u>(D6</u>	Œ	7
RI	Л_	_Л_	_J_	_J_	⅃┖	_Л_	_\	_ !	Π
OF									l
SET									Π



[図3]

[手統補正書] [提出日] 平成7年9月25日 [手統補正1] [補正対象書類名] 図面 [補正対象項目名] 図 1 (補正方法] 変更 [補正内容] [図1]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.